今年獲得上海技術發明一等獎的內存芯片有什么來頭？

5月15日舉行的上海市科學技術獎勵大會上，由瀾起科技楊崇和牽頭完成的“高性能DDR內存緩沖控制器芯片設計技術”獲得技術發明獎一等獎，這也是少有的以企業作為獨立完成單位的技術發明一等獎獲獎項目。

什么是DDR內存緩沖控制器芯片？為什么它能獲獎？

內存接口芯片是服務器內存模組（又稱“內存條”）的核心邏輯器件，作為服務器CPU存取內存數據的必由通路，其主要作用是提升內存數據訪問的速度及穩定性，滿足服務器CPU對內存模組日益增長的高性能及大容量需求。

根據摩爾定律：當價格不變時，集成電路上可容納的元器件的數目，每隔18-24個月便會增加一倍，性能也將提升一倍。換言之，每一美元所能買到的電腦性能，將每隔18-24個月翻一倍以上。這一定律揭示了信息技術進步的速度。

過去 20 多年，CPU 性能以每年 60%的增速提升，而內存性能增速每年只有 7%，兩者間的性能差距越來越大，嚴重制約了服務器系統整體性能的提升。

而此次獲獎的內存接口芯片，為CPU與內存間的數據交換搭建了一條“高速公路”，提高了內存數據讀寫帶寬，改善了服務器性能。

楊崇和告訴澎湃新聞（www.kxwhcb.com）記者，他們設計的“1+9”分布式緩沖內存子系統框架，突破了DDR2、DDR3的集中式架構設計，創新性采用1顆寄存緩沖控制器為核心，9顆數據緩沖器芯片的分布結構布局；大幅減少了CPU與DRAM 顆粒間的負載，降低了信號傳輸損耗，解決了內存子系統大容量與高速度之間的矛盾。

“大家提到集成電路，第一反應是‘集’，”楊崇和說，這也帶來了一定的問題，內存的傳統架構是集中式緩沖方式，在這一模式中，內存緩沖器與CPU是單通道連接，因此數據延遲大，帶寬低且功耗集中。

所以他們便“反其道而行之”，其“1+9” 分布式緩沖內存子系統框架由于采用了9顆數據緩沖芯片，因此信號走線短，負載輕，數據延遲小，功耗也相應分散。也正因為這些特點，“1+9”架構已被JEDEC采納為國際標準，成為DDR4 LRDIMM的標準設計。

楊崇和介紹，瀾起科技的核心技術均已申請專利或集成電路布圖設計專有權。截至2019年4月1日，公司已獲授權的國內外專利達90項，獲集成電路布圖設計證書39項。

澎湃新聞記者從瀾起科技了解到，目前，該DDR4芯片面向全球市場，主要客戶為世界知名的內存廠商、服務器廠商等國際一流品牌商，2018年全球市場占有率接近50%，處于領先地位。